時(shí)序邏輯電路的設(shè)計(jì)方法是什么？

時(shí)序邏輯電路定義

在數(shù)字電路理論中，時(shí)序邏輯電路是指電路任何時(shí)刻的穩(wěn)態(tài)輸出不僅取決于當(dāng)前的輸入，還與前一時(shí)刻輸入形成的狀態(tài)有關(guān)。這跟組合邏輯電路相反，組合邏輯的輸出只會(huì)跟目前的輸入成一種函數(shù)關(guān)系。換句話說，時(shí)序邏輯擁有儲(chǔ)存元件來存儲(chǔ)信息，而組合邏輯則沒有。

從時(shí)序邏輯電路中，可以建出兩種形式的有限狀態(tài)機(jī)：

摩爾型有限狀態(tài)機(jī)：輸出只跟內(nèi)部的狀態(tài)有關(guān)。（因?yàn)閮?nèi)部的狀態(tài)只會(huì)在時(shí)脈觸發(fā)邊緣的時(shí)候改變，輸出的值只會(huì)在時(shí)脈邊緣有改變）米利型有限狀態(tài)機(jī)：輸出不只跟目前內(nèi)部狀態(tài)有關(guān)，也跟現(xiàn)在的輸入有關(guān)系。

時(shí)序邏輯因此被用來建構(gòu)某些形式的電腦的內(nèi)存，延遲跟儲(chǔ)存單元，以及有限狀態(tài)自動(dòng)機(jī)。大部分現(xiàn)實(shí)的電腦電路都是混用組合邏輯跟時(shí)序邏輯。

時(shí)序邏輯電路特點(diǎn)

功能特點(diǎn)：電路在某采樣周期內(nèi)的穩(wěn)態(tài)輸出Y(n)，不僅取決于該采樣周期內(nèi)的“即刻輸入X(n)”，而且還與電路原來的狀態(tài)Q(n)有關(guān)。（通常Q(n)記錄了以前若干周期內(nèi)的輸入情況）結(jié)構(gòu)特點(diǎn)：除含有組合電路外，時(shí)序電路必須含有存儲(chǔ)信息的有記憶能力的電路：觸發(fā)器、寄存器、計(jì)數(shù)器等。

時(shí)序電路分類

按“功能、用途”分為：寄存器；計(jì)數(shù)（分頻）器；順序（序列）脈沖發(fā)生器；順序脈沖檢測器；碼組變換器；…按各觸發(fā)器的“動(dòng)作特性”分為：同步時(shí)序電路：電路中所有觸發(fā)器的狀態(tài)變化同步進(jìn)行。其時(shí)鐘方程：CP1= CP2=…= CPK= CP↓（或CP↑）。即：所有CP端聯(lián)在一起，由CP信號(hào)同一有效沿觸發(fā)。異步時(shí)序電路：電路中根本沒有CP同步信號(hào)。各觸發(fā)器不是用同一CP脈沖的同一有效沿觸發(fā)的。摩爾（Moore）型和米里（Mealy）型摩爾型：電路的輸出Yn，只取決于各觸發(fā)器的輸出Q n，而與外輸入X n無關(guān)。即：Yn＝F（Q n）。米里型：電路的輸出Yn，不僅取決于各觸發(fā)器的輸出Q n，而且還與外輸入X n有關(guān)。即：Yn＝F（Q n，X n）?！巴耆枋龅摹焙汀胺峭耆枋龅摹焙蠯個(gè)狀態(tài)變量（K個(gè)觸發(fā)器）的時(shí)序電路，最多可描述K個(gè)不同狀態(tài)。若電路功能必須用個(gè)狀態(tài)來描述，則稱之為“完全描述的”（二進(jìn)制的）；若只用個(gè)狀態(tài)中的一部分來描述，則稱之為“非完全描述的”（非二進(jìn)制的）。

以上為數(shù)字邏輯電路的基本知識(shí)，也可以回答時(shí)序邏輯電路有哪些？

具體的器件：

觸發(fā)器：RS觸發(fā)器、D觸發(fā)器、T觸發(fā)器，JK觸發(fā)器等；計(jì)數(shù)器：74LS161,74LS163,74LS290等；