西部數據（WD）剛剛為自家SweRV微控制器CPU產品組合增加了兩位新成員，分別是SweRVCoreEH1和SweRVCoreEL2。

與前代產品一樣，該公司向行業免費提供了寄存器傳送級（RTL）設計抽象，推出了首個基于以太網協議的OmniXtend緩存一致性存儲器的硬件參考設計，并將對架構的管理和支持轉移給了ChipsAlliance。

（來自：WD，viaAnandTech）

據悉，SweRVCoreEH2似乎用于微控制器的32-bit有序內核，使用9級流水線@2路超標量設計，并支持同時多線程。

簡而言之，EH2就是去年推出的EH1的性能增強版本，支持SMT、使用臺積電的16nmFinFET工藝打造，以實現最佳的PPA（功率、性能和面積）效率。

SweRVCoreEH2仍將用到與EH1相同的領域，比如SSD的主控上。基于西數自家的仿真結果，EH2內核可帶來6.3CoreMark/MHz的性能表現，高于EH1的4.9CoreMark/MHz。

EH2的尺寸（基于16nm制程）僅為0.067平方毫米，較EH1的0.11平方毫米（基于28nm制程）改進顯著。

相比之下，SweRVCoreEL2旨在小型化，以替代控制器SoC中必須盡可能小的順序邏輯和狀態機。

EL2本身是個32-bit有序內核，采用1路標量和四級流水線設計。西數表示將EL2的內核面積為0.023平方毫米，可帶來3.6CoreMarks/MHz的性能。

上述三種SweRV內核都將在不久的將來，用于西數的各種產品中。同時，該公司還希望它們能造福和豐富RISC-V生態系統。

同時，西數展示了自家首款基于以太網兼容結構協議的OmniXtend緩存一致性存儲器的硬件參考設計，以方便芯片開發人員將之嵌入各自的設計中。

最初，該體系結構將被用于連接至CPU的持久性內存，但也可以集成到GPU、FPGA、機器學習加速器等組件中。感興趣的朋友可從ChipsAlliance那里獲得，且后者還將負責OmniXtend協議的進一步開發。