色婷婷狠狠18禁久久YY,CHINESE性内射高清国产,国产女人18毛片水真多1,国产AV在线观看

在DSPbuilder設計中怎么使用外部的VHDLVerilogHDL代碼?

劉姿婷2年前16瀏覽0評論

DSP Builder可以把simulink中的模塊轉換成VHDL,Altera與Matlab有個接口,安裝DSP Builder后,simulink的library中會出現相應的toolbox,只有該toolbox中的模塊可以轉換成VHDL。

你可以在simulink中搭建整個信號處理系統,仿真成功后,除輸入輸出信號外,系統的其他部分都可以轉換成VHDL。

之后可以在Quartus中對其進行功能或時序仿真,并下載到目標板