Verilog一個模塊調用另一個模塊的參數？

引用模塊時，可以運用參數編寫的模塊的靈活引用。但是不能互相調用參數module Decode(A,F); parameter Width=1,Polarity=1; ……endmodule引用時： module Top; wire [3:0] A4; wire [4:0] A5; wire [15:0] F16; wire [31:0] F32; Decode u_D1(A4,F16)

; //u_D1使用默認參數，Width為1，Polarity為1 Decode #(4,0) u_D2(A4,F16)

; //u_D2的Width為4，Polarity為0 Decode #(5) u_D3(A5,F32)

; //u_D3的Width為4，Polarity為0endmodule